TSMC запланировала внедрение 3DIC для чипов искусственного интеллекта к 2027 году.

Джун Хе, вице-президент по передовым технологиям упаковки и сервису в TSMC, подчеркнул, что 3D-микросхемы играют ключевую роль в интеграции памяти микросхем искусственного интеллекта с логическими чипами. В отчете TechNews сообщается, что TSMC разрабатывает усовершенствованную упаковку 2.5D CoWoS, которая объединяет восемь чиплетов, используя технологический процесс A16 для их производства и интеграции с 12 HBM4, запуск которых намечен на 2027 год.
На конференции Semicon Taiwan 2024 Джун Хе отметил, что к 2030 году мировой рынок полупроводников может достичь триллионного оборота, при этом высокопроизводительные вычисления и искусственный интеллект будут составлять 40% этого рынка. Это делает чипы искусственного интеллекта важными для упаковки 3D IC. Заказчики предпочитают использовать платформу 3D IC для многочиплетного проектирования, так как это снижает затраты и нагрузку на разработку.
Джун Хе объяснил, что переход от традиционной архитектуры SoC + HBM к архитектуре чиплетов и HBM позволяет разрабатывать только новый логический чип, в то время как остальные компоненты могут использовать существующие технологии. Это может снизить затраты на массовое производство до 76%. Несмотря на то что новая архитектура может увеличить производственные затраты на 2%, общая стоимость владения возрастает на 22% благодаря повышенной эффективности.
Тем не менее, 3DIC сталкивается с проблемами, связанными с увеличением производственных мощностей. Джун Хе отметил, что размер чипов и сложность производственного процесса являются ключевыми факторами для повышения производительности 3DIC. Более крупные чипы могут вмещать больше чиплетов, но это также увеличивает сложность процесса, что может привести к рискам, связанным с несоосностью и поломкой чипов[1]. Для решения этих проблем Джун Хе выделил три ключевых аспекта: автоматизацию и стандартизацию инструментов, контроль процессов и качество, а также поддержку платформы 3DFabric.